verilog数字系统设计&计算机体系结构

?觉得好奇怪的命题，我觉得除了他们都是基于数字设计的基础外，他们不会有太直接的关系吧。
你做CPU芯片设计，还是什么设计哦?根据研究对象理解吧。呵呵

首先感谢你的回复！想做数字前端，但是没写过多少代码，基本语法还懂但是没有自己的代码风格。听不少人给我建议，想要对verilog code有更深的理解，需要把计算机体系结构研究透了。我现在想想，也许是现在IC公司都在做soc的原因吧。

先搞懂一种吧。在CPU论坛上的CPU设计验证可能对你更有帮助了。呵呵。

hdl是用来对数字系统进行建模的。
计算机系统可以说是组成最复杂，功能最完备的数字系统的代表。

   谢谢你的回答！对系统的概念还不是太清晰，毕竟是做无线通信出身的。大多时候我只能和功能模块打交道。谢谢你！

   我还想追加一个问题：你能不能给一个大概进阶学习的过程，让我心里有点数。或者说一般的数字前端工程师的成长过程。先谢谢了！

   谢谢你的建议！

读一读openSparc的代码，也是verilog写的。
简直就是电路图一样呀。直接上DFF，中间assign连接，就是电路图呀。
verilog是描述电路的，对电路的理解是根本。

   能不能给点资料看看呢?（这样是不是有点得寸进尺哈哈） 麻烦了哈！
email:pengyongche@gmail.com

一般来讲，大概是这么个过程。
数字电路（基本逻辑，基本结构）
模拟电路（基本模拟概念）
数字集成电路（集成电路基本原理，包括数字，模拟层面的理解）
hdl描述语言
脚本语言
验证语言（这里面包括软件的一些思维方式和工程方法，如果想往这方面发展的话，可以稍微展开一点）
asic流程上的所有过程（很多方面，但到封装之前的基本知识“数集”里面应该都包括了）
fpga流程上的所有过程（和上面差不多）
------工程师到这里就可以了------
计组（系统级观念，有处理器，有存储器，有互联结构的系统都可以看成是计算机系统，可以展开到很大，每一个子部分，都可以用到上面所有知识）
------到这里的工程师很少------
体系结构（计组是工程层面的问题，体系结构是科学原理层面的问题，这个层面包含上面所有知识，设计对象一般都是抽象模型，可以展开到很大，并且包含软硬两部分）
------到这里的一般是科学工作者------
后面这两部分是数字工程师相对于模拟/射频工程师所特有的，做系统级架构的，一定要从做数字系统的人里面出。当然相关产业发不发达是另外一回事。
如果一切顺利的话，我过3个月左右，会发一个mips2k的核，感兴趣的话，可以适当留意一下。

收录下  同为数字新人 迷茫中

学习

数字设计和计算机体系结构 这本数很完美的回答了小编的问题。