• · 大家能讨论一下，FPGA如果手动布局布线，真心请教。11-27
• · 仿真问题，谁遇到过，指点下，谢谢！11-27
• · 数字设计11-27
• · modelsim的do文件 在ISim里面能使用吗11-27
• · 跨时钟域11-27
• · 时钟芯片给FPGA供给差分100M时钟，但是signaltap捕捉不到该时钟？11-27
• · 请问这个是什么东西啊11-27
• · 目前支持virtex2pro最高版本的ISE是哪个11-27
• · quartus Error: DSP不够11-27
• · 关于在Quartus的IP NCO11-27
• · 跪求quartus fft ip核例化代码11-27
• · xilinx的DDS core可以设定幅度吗？11-27
• · NIOS2能跑什么系统？11-27
• · 如何用Verilog描述 SPI 16bit数据的传输？11-27
• · 关于状态机编码11-27
• · xilinx floating_point这个核11-27
• · fpga配置时的管脚状态11-27
• · chipscope抓取generate代码段的信号后，map不过去,请问是什么原因啊？11-27
• · modelsim 10.0d FEC coverage问题11-27
• · 新人，求帮助11-27
• · 求教DC(200809)不能保存约束文件11-27
• · 关于DLL\PLL11-27
• · 有对Paradigm C++编译软件熟悉的吗？11-27
• · ddr调试问题11-27
• · Xilinx FPGA 乘法器IP设计实验的问题11-27