• · FPGA板块版主轮换通知11-27
• · 想学数字ic 需要准备些什么11-27
• · can't access jtag chain11-27
• · FPGA实现FIR滤波器时，系数位宽怎么确定11-27
• · 一个关于cortex-M0调试的问题11-27
• · 关于vcs仿真和fpga仿真，急11-27
• · 软件已经实现了，硬件实现该怎么弄？11-27
• · 使用verilog编写单片机在线编程模块，恳请各位有经验的大神讨论实现方式11-27
• · 如何编写约束文件？11-27
• · ISE工具编译ModelSimulation库编译不通过11-27
• · 问一个跨时钟域同步的问题11-27
• · D触发器用来消除毛刺可行吗？11-27
• · 新手刚学Verilog，希望哪位大神帮忙写下这个verilog代码11-27
• · verilog 缩位运算（缩位算子）的问题求教！11-27
• · 如何实现一个范围的时钟输入，特定时钟输出11-27
• · 求教一个看似简单的数学问题11-27
• · 关于Quartus13.0中AHB模块的使用11-27
• · 求助大神~~virtex 5 FPGA的Flash配置问题~11-27
• · 关于多个敏感信号的中断处理11-27
• · 请教关于modelsim仿真时error:vsim-3043的问题11-27
• · formality做hierarchical验证11-27
• · Virtex2Pro开发板外接时钟11-27
• · Xilinx aurora8b/10板间传输11-27
• · 帮忙看一下，这个ip核可以用来生成bit吗？11-27
• · 示波器探头—有源探头11-27