• · FPGA后仿真，激励信号都是来自testbench吗？ 跪求大神指点11-27
• · UART--鉴定一下11-27
• · 复位信号如何管理？11-27
• · 有人了解瑞芯微电子吗？11-27
• · 请问Quartus II 12.0中DDR2控制器的IP的破解11-27
• · quartus生成ddr2 ip core无法生成 **phy.v文件11-27
• · 双向端口的综合约束问题11-27
• · 请问哪位大侠有ncverilog的cds.lib和vhl.var11-27
• · 想买块Altera的FPGA开发板11-27
• · IP核DSP48问题请教11-27
• · DDR3 控制器的 ODT控制11-27
• · 想弄DDR，应该准备那些工作。11-27
• · 请教VQM网表文件怎么功能仿真？11-27
• · quartus调用modelsim仿真问题11-27
• · ssi总线和spi总线的差别11-27
• · 请教：quartus ii 7.2 compilation error11-27
• · Kickstarter 開源的 gpu 資料嗎 ？ Ride IV11-27
• · 求高手帮忙真心的11-27
• · timing closure floorplan的位置？11-27
• · 请教双时钟沿OFFSET IN约束问题11-27
• · IBUFDS+BUFG相关时钟问题——FPGA11-27
• · 为了用tetramax工作产生测试激励，是不是必须要做dft？11-27
• · 请问一下如果什么是IO cell11-27
• · 关于quartus后仿真的问题11-27
• · Xilinx中MMCM_ADV参数CLKINx_PERIOD的数值与接入时钟周期不匹配有什么影响？11-27