微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于quartus后仿真的问题

关于quartus后仿真的问题

时间:10-02 整理:3721RD 点击:
各位好,我在设计中,功能仿真时序正确,最大频率,也达到了380Mhz,但是在做门级仿真的时候,连100Mhz都达不到,请问什么原因,谢谢

功能仿真  根本就没有实际的时间概念在里面,跑个上G的频率都说明不了什么;
门级仿真为准

最高时钟频率不是通过STA仿真么?对STA不是很了解,好像是先进行时序约束,然后用TimeQuest进行STA,仿真出最高时钟频率~



   对啊,我就是这么做的,但是据说不对

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top