Xilinx中MMCM_ADV参数CLKINx_PERIOD的数值与接入时钟周期不匹配有什么影响？

VCO频限

   谢谢啊。能说得具体一点吗?

不同速度等级的FPGA器件内部VCO的锁定频率范围不一样。如果不在这个锁定范围内的话，是不能锁定的。如果不匹配的话，你的输入时钟经过倍频以后，可能不在PLL的锁定范围内。

   CLKINx_PERIOD给的是1.5ns，输入时钟是400M，这样有影响吗?

一般输入时钟与MMCM上配置的时钟频率是相同的，相差不太远也可以锁定。
你就按一致的配置，然后VCO是有频率范围，你通过乘M除N的方法可以使频率落在有效范围内，你用IP COREGEN生成时GUI界面上是有提示的，按上面提示做就好。

   现在在看一个项目的代码；遇到这样的疑问  所以上来问一下。觉得奇怪呀

   估计这项目的代码也从其它项目移植过来的，结果有些地方忘记改了，但是也能工作，所以就放在那了。

   恩  谢谢啦！