• · 提问几个PCI总线中的问题！求解答！在线等啊！11-27
• · verilog写Xilinx FPGA对AD转换芯片WM8196配置时序怎么弄啊 求指导11-27
• · 问问大家，写verilog代码时候，是先把时序图画出来。还是边想边写？11-27
• · DDR3读写11-27
• · DC综合怎么禁用某一cell11-27
• · DC综合求指导（分层模块导入问题）11-27
• · 数字芯片反向设计的流程和工具11-27
• · xilinx v7 中的高速收发器11-27
• · 关于处理谐波杂散的方法11-27
• · bin转换hex11-27
• · 关于modulesim得一个问题11-27
• · 在建立MicroBlaze时遇到问题(SDK中)下载FPGA程序出错11-27
• · 请教读写clk相差很大的异步fifo如何clear呢？wr_clr和rd_clr如何处理？11-27
• · DDR2使用求助11-27
• · 跨时钟域的一个面试问题，求解答！11-27
• · fgpa 如何实现inout 互联11-27
• · 关于fvtool的疑问11-27
• · {}拼接语法11-27
• · V5的GTP_DUAL字边界对齐中的偶对齐？11-27
• · microblaze外部IP接口11-27
• · 求助：关于VHDL代码和signal tap抓波形不一致问题11-27
• · dc综合时能通过命令固定输入port的值吗？11-27
• · 在synplify中综合完成的文件在Q2中的Place&Route问题11-27
• · verilog中四舍五入的问题11-27
• · 关于使用Synplify综合已经建立的工程的一些问题11-27