微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > xilinx v7 中的高速收发器

xilinx v7 中的高速收发器

时间:10-02 整理:3721RD 点击:
xinlinx v7 中的高速收发器生成的IP,有没有接口说明啊!

有的。
http://www.xilinx.com/support/documentation/user_guides/ug476_7Series_Transceivers.pdf

我简单的看过这个文档,但是没有找到我想要的东西,比如我用这个高速收费器生成一个PHY,但是这个PHY的接口从什么地方去找呢。

笑尿,简单看过你就想要结果


大小便失禁了。不知道就别插话。知道就知道。


要是不懂,就别支声,懂就讲,我在这个论坛至少给人回答了100个问题。像你这种小菜虫,哪来去哪。

帮你顶帖!不过要淡定啊!



    不是的,如果你讲的PHY是GTX/GTP的话,里面有详细的内部模块,和接口信号名以及解释的。你可以搜索一下。


不是这个意思,我的意思是比如说我用告诉收发器生成一个gen1。那么生成的这个gen1的顶层接口定义。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top