microblaze外部IP接口

时间：10-02 整理：3721RD 点击：

在microblaze中有没有类似于外接外设的接口或者存储器接口，然后对外接的IP进行访问，读写，类似于读存储器进行操作！接口总线就不是依赖于microblaze定义的总线规范了，通过类似于对存储器的操作，来操作我外接的一些IP（包括自己写的以及xilinx的IP生成器生成的IP），不知道这个想法可行性多大！实现难度如何！求大侠指点！

上一篇：求助：关于VHDL代码和signal tap抓波形不一致问题
下一篇：V5的GTP_DUAL字边界对齐中的偶对齐？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器