微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 在synplify中综合完成的文件在Q2中的Place&Route问题

在synplify中综合完成的文件在Q2中的Place&Route问题

时间:10-02 整理:3721RD 点击:
我在Synplify中综合完的工程,而且也加过约束,在网上查到的需要在Q2中建立工程,并且加入.vqm和.tcl还有.sdc文件。按照这种方法,把文件加入进去,却报这样的错误。
Error (332000): invalid command name "define_clock"
    while executing
"unknown_original define_clock -disable -virtual clk -name clk -freq 50 -clockgroup default_clkgroup_0 -rise 0 -fall 10"
    ("eval" body line 1)
    invoked from within
"eval unknown_original $cmd $args"
    (procedure "::unknown" line 7)
    invoked from within
"define_clock -disable  -virtual {clk} -name {clk}  -freq 50 -clockgroup default_clkgroup_0 -rise 0 -fall 10"
    (file "SF6.sdc" line 13)
然后我试着把sdc文件从工程中移除,P&R就能通过了。
我看Error的意思,大意应该是说sdc文件里面的时序约束的语法在Q2里面是无效的,所以它不认。因为我现在也正在学习TimeQuest相关的东西,所以能看懂一点命令句,是没见过define_clock这种命令。
我想问下就是Synplify生成的约束文件应该是哪个呢?
文件夹下面对应的*_cons.tcl文件,用Tcl Script执行也报错。而且在Synplify里面得到的Fmax和Q2里TimeQuest的Fmax差了很多,Synplify里高得多。感觉是时序约束完全没有了。
求指导D

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top