dc综合时能通过命令固定输入port的值吗？

我有一个design，里面有几个module在这一版里不使用，因此希望
综合时将顶层输入给这几个module的几个port固定为无效值，以便
于综合时dc能尽量地把这几个module优化掉。
想请教下，这个固定输入port值的工作能在综合时用命令完成吗?
该用什么命令啊?
还有比较担心的是，这样综合完后是不是就会留下几个悬空的输入
port啊?这会对后端有什么影响吗?

不知道你为什么要这样做， 既然你不用， 你干脆就在例化的时候直接注释掉不就完了， 下次有需要的时候在放开注释就行了 这样最直接

呃，因为这个design本来就在开发中，代码更新很快，又有好几个项目在用，每个项目都有细微的区别。
如果把不用的module注掉，势必要为每个项目都维护一个版本，我们前端人手不够，忙不过来。
现在只有一个版本，design只要有更新，就直接发布给所有项目就行了。

set_case_analysis

原来如此，如果有点时间的话那就让这几个模块的输入接固定的值，输出浮空就是了。或者楼上说的在综合的时候设置set_case_analysis 也可以。如果用后者，你的设计在不断的更新，如果层次发生变化你还是的去修改相对路径的， 就看你怎么方便了

谢谢。
不过试了下，好像加了这个指令完全没效果。
最简单的，被设为0的port，经过一个与门后，按我的理解这个与门应该会被优化掉，但它还在。
请问下这个命令用起来还有什么注意点吗?

谢谢。
不过试了下，好像加了这个指令完全没效果。
最简单的，被设为0的port，经过一个与门后，按我的理解这个与门应该会被优化掉，但它还在。
请问下这个命令用起来还有什么注意点吗?

谢谢。
不过试了下，好像加了这个指令完全没效果。
最简单的，被设为0的port，经过一个与门后，按我的理解这个与门应该会被优化掉，但它还在。
请问下这个命令用起来还有什么注意点吗?