• · verilog 中怎样对一个reg变量边写边读11-27
• · 为什么在设计电路时要避免产生latch？11-27
• · 求问一个会不会产生latch的问题11-27
• · 全定制数字IC有前途么11-27
• · FPGA资源问题11-27
• · 关于Verilog中的inout数据类型，求助啊11-27
• · ise 13.3 license11-27
• · 请教，Verilog HDL中 “initial"语句究竟可不可以综合？11-27
• · dft_drc不可用11-27
• · 请问有没有关于Verilog代码优化的书？11-27
• · 问个关于DC综合三数相加的问题11-27
• · 同步加载型计数器11-27
• · DC综合中的“-add”是什么意思，怎么用？11-27
• · DC综合怎么去掉dummy port11-27
• · FPGA 有时正常 有时不正常11-27
• · verilog 对同一端口用多个assign会不会冲突呀？11-27
• · ASIC 门的概念11-27
• · 数字信号处理中I和Q路相关疑问11-27
• · Verilog写的简单数据统计模块，仿真却总是出错11-27
• · 求助关于VCS中vcat命令处理dump文件的方法11-27
• · 做数字前端FPGA什么的是不是和码农差不多啊11-27
• · PCIE中，prefetchable与non-prefetchable memory address11-27
• · 插值滤波器与抗混叠的差别11-27
• · 求问一个锁相环IP核调用的问题11-27
• · ASIC是如何跨时钟域？11-27