• · NIOS不实用！11-27
• · Verilog代码中，在某个时钟的上升沿，交换两个寄存器的值。11-27
• · 关于verilog的两道题，求大神解答11-27
• · verilog HDL是如何处理矩阵的？11-27
• · 任意波形发生器发出的任意波形到底有啥用？11-27
• · ISE10.1选不同器件，综合后资源不一样？11-27
• · 综合后，比较器的面积开销问题11-27
• · FPGA设计51核I/O口复用问题11-27
• · vcs输出仿真信息问题11-27
• · 综合时出错11-27
• · modelsim可以支持VMM吗？11-27
• · VCS安装第一步就错了，求指点11-27
• · altera 的 triple speed ethernet 如何配置100M自协商11-27
• · V5-110T上的LCD 调试的疑问11-27
• · Altera 的TSE MAC11-27
• · 请教tse mac问题11-27
• · 求助！三速以太网 tse 的问题11-27
• · LDV51怎样才能支持verilog 200111-27
• · system generator 在生成代码时候提示fatal interal error11-27
• · 斜率的变化率用什么来表示？11-27
• · 谁有mentor公司的uvm_cookbook中的实例代码，有劳传一份哈？不胜感激~~~。11-27
• · 68013A slave fifo 求助11-27
• · 求Xilinx ise10.1的ID11-27
• · PCIE dma仿真中遇到的一个问题11-27
• · 怎么测DDS信号发生器的杂散、相位噪声~？11-27