• · FPGA截位 直流分量11-27
• · 怎么用synplify 生成IP 网表？11-27
• · ISE ILA 实例化 问题11-27
• · 求助：ISE的core generator生成的rom模块端口名是否能改？11-27
• · 硕士毕业论文选题 求大侠提提意见11-27
• · 求个大神教下designware怎么用11-27
• · sram bist 设计算法，求助11-27
• · 纯组合逻辑电路怎么dc综合11-27
• · Quartus不支持实例化时使用#符传递参数11-27
• · Zedboard 板子跑数学函数atan等三角函数的问题，求解！11-27
• · 32位WIN7，quartus ii 12.0安装报错11-27
• · 如何仅针对子模块或某一模块设置set_dont_use11-27
• · verilog 设计计数器问题11-27
• · 使用同步链处理亚稳态后，仍然可能会出现输入逻辑与输出逻辑不一致的情况吧？11-27
• · 求高手指导！关于xilinx的解串11-27
• · Libero SoC v11 只能在管理员用户用，普通用户不能打开。11-27
• · vhdl代码可以这样写吗11-27
• · min_pulse_width11-27
• · 综合：IO口复用的情况下怎么约束11-27
• · 串口通信问题，XPS中用UART实现与PC的串口通信，结果一堆乱码，怎么回事？11-27
• · Synopys tools and enviroment variables setup directions11-27
• · Microblaze中，XIO_out16这个函数是怎么向32位宽的RAM写数据的？11-27
• · hspice2010.3安装问题11-27
• · 调用ISE生成的门级网表对芯片有没有特殊要求？11-27
• · 几个关于schmitt trigger的问题11-27