微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 纯组合逻辑电路怎么dc综合

纯组合逻辑电路怎么dc综合

时间:10-02 整理:3721RD 点击:
n个功能选择端,m个数据输入端。求指教。越详细越好

虚拟时钟...


在组合逻辑输入端和输出端加触发器然后用虚拟时钟控制对吧?但是组合逻辑与触发器的连接关系如何体现出来,难道在脚本里写个虚拟时钟它会自动加个触发器在组合逻辑上。谢谢

看看DC手册吧,这里的回答,你信得过吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top