• · FPGA进行串口通信如何实现数据自动换行？11-27
• · 在IC公司做视频算法怎么样？11-27
• · （求指导）哪位用过Altera Stratix IV GX的开发板呢？HSMC connector怎么引出引脚呢？11-27
• · 关于VCS_MX软件启动问题！11-27
• · 关于FIFO空满状态标志的讨论11-27
• · Verilog Or SV display 如何让变量值等于系统当前时间11-27
• · Quartus2的device family中没有cyclone1和2的device，怎么办？急！11-27
• · nios ii how to download the software into the chip11-27
• · memory分布11-27
• · DSP Builder生成的HDL代码怎样用Quartus II仿真？11-27
• · 多通道dmac优势体现在何处11-27
• · FPGA的资源不够11-27
• · 一个vcs编译核文件里glbl的问题11-27
• · fpga数据打包11-27
• · 关于PCIe的问题讨论交流11-27
• · FDCP与FDCE有什么异同啊？11-27
• · 大家在Xilinx K7上开发时，用的ISE是哪个版本呢？电脑装的是什么操作系统呢？11-27
• · 以太网FIFO资料中的主机时钟问题，求解11-27
• · DC综合时需不需要对电源地进行特殊处理呢？11-27
• · 用synplify综合后，xilinx布局布线如何保证信号名不变？11-27
• · 谁有利用FPGA实现图像采集和处理的实例11-27
• · 请教FPGA管脚测速问题？11-27
• · 求助：用Verdi时怎样加载上次看的设计和波形11-27
• · DFT扫描链插入11-27
• · help ！ About TSTL2 test vector format？11-27