微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 以太网FIFO资料中的主机时钟问题,求解

以太网FIFO资料中的主机时钟问题,求解

时间:10-02 整理:3721RD 点击:
在以太网FIFO资料中看到关于主机时钟那有这样一个描述operating frequercy is dependent on the A-MCXFIF synthesis and is not dependent on the RTL code。
什么意思,时钟频率取决于综合?

我就知道FIFO的读写时钟和网口的收发时钟是独立的


嗯,是的,我觉得这句话的意思可能是具体时钟能达到多少可能是根据综合的工艺来决定的,不知道对不对

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top