微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC综合时需不需要对电源地进行特殊处理呢?

DC综合时需不需要对电源地进行特殊处理呢?

时间:10-02 整理:3721RD 点击:
一般在综合的时候要不要对地进行处理呢,我就电源和地的net坐了下来dont_touch,但是在formality的时候一直电源地无法匹配上。后来手动修改了下网表,formality的问题貌似出现更多了,现在请教下大家,要不要改,会不会影响到后端呢?
修改的部分:
1、在网表中把电源上的buff去掉,结果unmatched依然不存在,现在好像把电源的驱动弄没了,电源需要驱动吗?


     



2、将电源地的pad降到网表中。没加之前,是一直出现前三个port的问题,现在加完后,问题没解决,还多了。


         

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top