• · 在verilog语法中在测试模块中午always的@()是阻塞的吗？11-27
• · 来看看FPGA时序约束有没有问题！11-27
• · 用ise例化fifo的问题11-27
• · NiosII调试问题11-27
• · 请教dsp builder中Synthesis的错误？11-27
• · dc topo模式综合结果比普通模式差是为什么11-27
• · 谁有关于VIVADO的中文设计资料11-27
• · MCU数字电路都跟别人比什么指标11-27
• · 以太网接口芯片初始化过程？11-27
• · ISE与diamond11-27
• · ALTERA以太网核相关问题请教11-27
• · 请教如何用RAM实现矩阵转置？11-27
• · spartan 6 mcb ddr数据读写错误？11-27
• · 刚学dc遇到一点问题，请高手指点，3Q11-27
• · 有专门讲数字电路设计中逻辑设计的书吗？11-27
• · 高手进，如何在不断电的情况下实现EPCS对fpga程序的重新加载！11-27
• · 请问在ISE中可以对别人的ngc文件进行仿真么？11-27
• · flash写完必须复位？11-27
• · 关于截位的问题11-27
• · 往ddr里写数据的仿真出现问题11-27
• · 在数字电路设计中是先有电路结构还是先有Verilog代码？11-27
• · 关于Matlab中synthesizeNTF函数的问题11-27
• · 有一定MATLAB基础，买本什么书比较好，大家推荐一下11-27
• · VCD2VEC perl 脚本11-27
• · DC综合，双时钟问题11-27