微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > dc topo模式综合结果比普通模式差是为什么

dc topo模式综合结果比普通模式差是为什么

时间:10-02 整理:3721RD 点击:
最近在综合一个东西,综合时钟是100MHz,用的dc 2010版综合。
现在用普通模式compile_ultra已经能综合出没有set up timing violation的net了。
但是如果改用topo模式,完全一样的rtl,一样的约束,
就加上了milky way和tluplus,不加floorplan,
综合出来的结果,面积更大了,而且有一大堆set up timing violation。
有些violation数值还挺大的,能到-3.x ns。
想请教一下,这样的现象正常吗?
为什么两者结果会相差这么多?
是不是有什么没设对啊?

用DCT 综合最好带上准确的floorplan, 否则结果不准确。



你的意思是,先用topo模式综合一版,不管timing问题,直接去做floorplan?
还是用目前没问题的普通模式综合的结果,做了floorplan再用topo综合?
我看dc的官方培训材料上,用来做floorplan的那一版,也是用topo模式综合的。



    其实用哪个结果都可以做floorplan,如果用DC的结果做,就需要在ICC中建库等流程来完成;
如果用DCT结果来做FP,就可以再DC(GUI)中直接打开FP的窗口来摆放模块位置。

是不是Core Area设的太大?DC的Coarse Placement算法会铺满整个区域,如果区域设置过大线延时就会很差。可以在Design Vision新开Layout窗口看看最差路径Floorplan上是怎么走的。



    谢谢。从来没用过dc的gui。看来topo模式还是要用的。明天我试一下。

学习学习,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top