• · How to create the verilog Novas verification platform11-27
• · 请教activeperl11-27
• · 时序验证时的后仿真 时延反标11-27
• · 关于microblaze中使用MCB DDR3控制器的问题。11-27
• · 四位十进制密码锁能编译，但下载不成功11-27
• · linux菜鸟苦求VCS安装11-27
• · ISE的XCF BUFG加法 综合文件约束11-27
• · 请教在dc中close_edge和open_edge的含义是什么11-27
• · 请教 modelsim 脚本仿真 不优化的方法11-27
• · modelsim 乱码11-27
• · 为什么我的ModelSim用不了啊（图）11-27
• · 紧急求助，Modelsim仿真时候遇到的奇怪问题，现象简单，但是没法解释11-27
• · 求助：Vivado Hierarchial Desigh问题11-27
• · questasim、ius、vcs各自的优缺点是啥11-27
• · 请教用脚本如何提取波形文件的信息？11-27
• · 大神给看看PTPX功耗报告，问什么开关功耗那么小11-27
• · 新人怎么学习DC啊！11-27
• · 关于MCB控制DDR2功能仿真11-27
• · 求助 总线数据的静态时序约束方式11-27
• · modelsim仿真图形如何解释 阻塞 非阻塞11-27
• · 一个chipscope得问题11-27
• · 关于升压/升温对FPGA时序的影响11-27
• · 寒假有人去培训FPGA吗，求组团11-27
• · spartan6无法通过jtag扫描到，求救11-27
• · 请教大拿们一个关于ddr2的问题11-27