微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教 modelsim 脚本仿真 不优化的方法

请教 modelsim 脚本仿真 不优化的方法

时间:10-02 整理:3721RD 点击:
vlib work
# (A)-- source code
vlog -work work   d:/Vation/zc706test/20130804/dvi_out/hdmi_transfer.v
vlog -work work   d:/Vation/zc706test/20130804/dvi_out/ipcore_dir/sys_dcm.v
# (B)-- glbl
vlog -work work    C:/Xilinx/14.5/ISE_DS/ISE/verilog/src/glbl.v
# (C)-- start modelsim   
vsim  -t 1ps  -L simprims_ver -L xilinxcorelib_ver -L unisims_ver  hdmi_transfer glbl
# (D)-- record wave
add log -r /*
do {wave.do}
run 0.1ms      
   
如何在上面的脚本中写代码,让modelsim仿真时不优化

vsim后加 -novopt

如2楼所说,也可以在vlog后加-novopt

什么啊,没看懂还是。

学习了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top