微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > How to create the verilog Novas verification platform

How to create the verilog Novas verification platform

时间:10-02 整理:3721RD 点击:
Create Makefile as below:
VCS=/tool/cbar/apps/vcs/2010.06-SP1-14/bin/vcs
SRC= test_lfsr.v lfsr.v
TGT= lfsr
VERDI_HOME=/tool/cbar/apps/verdi/2011.10
TAB_FILE=$(VERDI_HOME)/share/PLI/VCS/LINUX/novas.tab
PLI_FILE=$(VERDI_HOME)/share/PLI/VCS/LINUX/pli.a
VERICOM=$(VERDI_HOME)/bin/vericom
VERDI=$(VERDI_HOME)/bin/verdi
#LINUX64 or LINUXAMD64 cannot be used since pli.a is incompatible to i386 output format
FLAGS= -fsdb -Mupdate -P $(TAB_FILE) $(PLI_FILE) ## for dumpFSDB
$(TGT) : $(SRC)
        $(VCS) $(FLAGS) -o $@ $^
run:
        ./$(TGT)
seewave:
        $(VERICOM) -inc -work -top  $(SRC)
        $(VERDI) -top  -ssf ./wave/lsfr.fsdb &
clean:
        rm $(TGT); rm  csrc -rf; rm  *.daidir -rf;

In the module top, add the dump waveform statement.
initial begin
        $fsdbDumpfile("./wave/lfsr.fsdb");
        $fsdbDumpvars(0, top);
end

这个是很实在的例子 支持下
虽然我用csh一般不用makefile

debussy是不是不支持systemverilog写的testbench啊?会报错

wow good!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top