• · 关于存储单元的操作请教11-27
• · 数字做了个简单电路，如何转换为模拟电路？11-27
• · chipscope波形数据名不显示11-27
• · ISE跑综合时报错：Xst:1706 - port XXX of logic node XXX has no source11-27
• · modelsim 6.2b仿真时候出现# Error loading design？11-27
• · 再分频时钟约束11-27
• · 菜鸟啊问一个数字IC的问题11-27
• · 布局布线之前的功耗分析11-27
• · Verilog代码写testbench11-27
• · 求助，Verilog编写实例化问题11-27
• · modelsim时序反标，sdf加载错误11-27
• · Modelsim10.0c后仿真问题11-27
• · modelsim仿真方面的问题11-27
• · 求助：xilinx PCIe核的modelsim仿真。IP 自带的例子。11-27
• · quartus ii 和modelsim-altera联合仿真的几个简单问题11-27
• · 关于verdi 鼠标控制问题11-27
• · ISE13.4的安装问题11-27
• · pcie访问时事务包的拆分11-27
• · 时钟恢复与时钟同步11-27
• · 请教testbench调用不同case的方法11-27
• · vcs的减号选项和加号选项11-27
• · 关于状态机中用到定时器来实现时序逻辑，是否可以在多个状态复用一个定时器？11-27
• · 做DDR控制器的有没有11-27
• · 请教verilog提取文件信息11-27
• · 综合后电路与前仿波形不一致的情况，请大家进来分析分析！11-27