quartus ii 和modelsim-altera联合仿真的几个简单问题

时间：10-02 整理：3721RD 点击：

初学FPGA,有一些疑惑。1、quartus 调用现有的ip核，然后自动生成testbench，修改testbench后添加testbench文件，之后在quartus中调用modelsim-altera是选择run RTL simulation 还是 Gate Level simulation?
2、这两个simulation有什么区别?
3、我在run RTL simulation启动modelsim-altera后，波形是自动生成的，这时候如果想修改testbench后重新仿真应该怎么做?我的做法是关掉modelsim-altera后重新点run RTL simulation，是否有更简单的问题?
新手求解，感激涕零

顶一个

上一篇：关于verdi 鼠标控制问题
下一篇：求助：xilinx PCIe核的modelsim仿真。IP 自带的例子。

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器