微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助:xilinx PCIe核的modelsim仿真。IP 自带的例子。

求助:xilinx PCIe核的modelsim仿真。IP 自带的例子。

时间:10-02 整理:3721RD 点击:
在执行系统初始化时,复位信号一直处于复位状态、link信号也没连上。
初始化的task:
  task TSK_SYSTEM_INITIALIZATION;
  begin
    wait (trn_reset_n == 1);
    $display("[%t] : Transaction Reset Is De-asserted...", $realtime);
    wait (trn_lnk_up_n == 0);
    wait (((LINK_CAP_MAX_LINK_SPEED == 4'h2) && (speed_change_done_n == 1'b0)) || (LINK_CAP_MAX_LINK_SPEED == 4'h1))
    $display("[%t] : Transaction Link Is Up...", $realtime);
    TSK_SYSTEM_CONFIGURATION_CHECK;
  end
  endtask



   FPGA是社么型号?



   你看看rxn,txn有没有信号?

顶一个

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top