微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > modelsim仿真方面的问题

modelsim仿真方面的问题

时间:10-02 整理:3721RD 点击:
我在VERILOG程序中使用$DISPLAY  但是在脚本区(TRANSCRIPT)中却看不见显示的内容?求教高手。不是软件问题,同样的软件在别人机器上可以显示。 重装系统也没效果。不知道是不是软件中的设置问题?

自己先顶下,帮下忙啊

代码贴上来啊

是所有应该 显示在脚本区的内容都没有显示啊,在别人电脑上都可以显示。比如module test;
initial
begin
$display("hello");
end
endmodule
本来应该在脚本区显示hello的啊,但是总是什么也没有显示。
run -all
下面该显示的地方一片空白
请问是什么原因啊

长见识了啊,谢谢啊

vsim work.disp
# vsim work.disp
# Loading work.disp(fast)
run -all
# hello
没有任何问题啊

我也和小编一样。
display死活不显示任何东西。
在别人电脑上可以,在我自己的两台电脑都不行。
疯了要。求达人

哇,还可以这样用啊?学习了,我试试先……

我每天都顶一次,看看到底有没有帮我解决啊

我找到原因了,系统用户名是中文的时候会有这个问题
新建一个用户,取名为英文就行了

我继续顶啊,还是不行,请问还有其他方法吗?急用啊

。。

谢谢啊,的确是这个问题,不过要把之前的用户删掉,然后使用adiministrator管理员的身份重新安装,这样才行

实际上很多软件都不支持中文工程名

10# hehehahaha 真的假的啊

谢谢啊。在你的帮助下,我也解决了这个问题


取名英文的还是不行啊

顶一个

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top