微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于状态机中用到定时器来实现时序逻辑,是否可以在多个状态复用一个定时器?

关于状态机中用到定时器来实现时序逻辑,是否可以在多个状态复用一个定时器?

时间:10-02 整理:3721RD 点击:
如题,如果多个状态中都需要实现一些控制逻辑,需要定时,是分别用几个定时器还是公用一个呢?公用一个的话需要的控制逻辑如何实现的呢?

你自己更清楚把

如果能共用,肯定最好!



   要用的话,肯定需要加很多控制逻辑啊


    主要和功能相关    能复用当然好了!

如果只用一个的话,注意该计数器的复位时刻或者置位时刻;

如果状态很多,每个都需要计数器,那从资源节省的角度来看,肯定是公用好。
如果状态比较少,你又很懒,那就分别开吧。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top