微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > modelsim 6.2b仿真时候出现# Error loading design?

modelsim 6.2b仿真时候出现# Error loading design?

时间:10-02 整理:3721RD 点击:
激励测试块
编译都通过了
在simulate的时候出现“# Error loading design”
怎么办怎么办

我从ISE中调用MODELSIM时,经常出现这个问题。都是把ModelSim关了,再重新跑一次

设置错误

看看。

error loading design 下面或者上面还有错误的具体提示,你看一下是什么

呵呵
自己找出原因来了..............................................

说一下什么原因,学习一下


你好,我也出了相同的问题TB和DUT文件(SV)都可以编译和单独仿真,但是连起来一起仿真就是不行(编译倒是通过了),请问一下你是怎么调成功的么?


不好意思。上面回复错人了。
dear,fj773
   你好,我也出了相同的问题TB和DUT文件(SV)都可以编译和单独仿真,但是连起来一起仿真就是不行(编译倒是通过了),请问一下你是怎么调成功的么?


dear, solarwafer   本人菜鸟一枚,请问一般用modelsim做验证的时候主要应该注意的是哪些设置?

把全部的信息贴出来

小编怎么解决的啊

来看看是怎么解决的!

小编怎么解决的啊......

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top