微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > modelsim仿真图形如何解释 阻塞 非阻塞

modelsim仿真图形如何解释 阻塞 非阻塞

时间:10-02 整理:3721RD 点击:
modelsim仿真图形如何解释 阻塞 非阻塞,
为什么b在上升沿马上更新为a的值?
不是下个上升沿才更新吗?

module non_block
(
output reg b,
output reg c

);
reg a;
reg clk;
initial
begin
  a = 1'b1;
  clk = 1'b1;
  #10 a = 1'b0;
  #10 a = 1'b1;
  
  #500 $stop;  
end
always #5 clk = ~clk;
always@(posedge clk )
begin
b <= a;
c <= b;
end
endmodule

不能只看波形  你得知道真正原因



    就是想问问为什么,有没有大侠知道的?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top