ALTERA以太网核相关问题请教

时间：10-02 整理：3721RD 点击：

我用的是CYCLONE IV E，以太网核的FIFO是2048X8 bit，用的是MII模式，现通过DDR模块生成RMII模式(以太网本身没有RMII的模式)
每隔1s钟边发两个包，第一个包的大小是90字节，第二个包的大小是150个字节，
通过抓包工具发现，第一个包经常丢失，而且发现以太网核的ff_tx_rdy也经常变低
按说这么大的FIFO，这么快的速度发这么大的包，FIFO不可能满吧，是别的什么原因吗，
请指教！

FIFO第一个字节读丢了?

上一篇：请教如何用RAM实现矩阵转置？
下一篇：ISE与diamond

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器