• · verilog或者systemverilog中如何获得代码所在行号？11-27
• · PCIE中为什么需要如此复杂的错误检测和处理功能？11-27
• · 请教：QUARTUS的时序分析问题11-27
• · Xilinx 编译问题，求大神指点，谢谢！11-27
• · 关于系统总线加密的一个问题11-27
• · 各位大神，请指点一下11-27
• · 请教verilog如何取数组的值11-27
• · 现在DAC的转换速率最快能到多快？11-27
• · 求助:XILINX中Block Ram的问题11-27
• · unsigned to signed11-27
• · synopsys安装问题11-27
• · 14.5EDK 的FIFO.ngc报错11-27
• · 求SCAN软件11-27
• · 谁在用virtex-5的板子？11-27
• · 寻项目合作11-27
• · 请教一个关于modelsim65的license的问题11-27
• · 请教一个output maximum delay问题，谢谢11-27
• · quartus pin 分配 冲突问题11-27
• · 关于Flash的坏块的读写问题！11-27
• · 有谁知道跑formality的详细流程，project要这一步，望前辈赐教11-27
• · DFT中扫描链的插入而引入的测试端口是自己加上去的还是自动加上去的呢？11-27
• · paritial reconfiguration疑问11-27
• · DC里的set_critical_range什么意思11-27
• · spartan 3e 的速度11-27
• · XUPV5开发板110T串口RS232引脚配置问题11-27