微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 14.5EDK 的FIFO.ngc报错

14.5EDK 的FIFO.ngc报错

时间:10-02 整理:3721RD 点击:
小弟做了一个EDK工程,用core generate 生成了一个1K的FIFO,但是在综合的时候报错,错误如下:
  NgdBuild:604 - logical block   'read_scaler_write_0/read_scaler_write_0/USER_LOGIC_I/test_for_scaler_insit/U
   1/fifo_generator_v9_3_inist' with type 'fifo_generator_v9_3' could not be
   resolved. A pin name misspelling can cause this, a missing edif or ngc file,
   case mismatch between the block name and the edif or ngc file name, or the
   misspelling of a type name. Symbol 'fifo_generator_v9_3' is not supported in
   target 'spartan6'.
    在工程中凡是涉及到fifo_generator_v9_3的地方,小弟都检查到了,也从新生成了两个FIFO,但是都不行,都报这个错误,
小弟在这跪求了!

MS这个IP不是在你工程里面生成的,而是单独用core generater生成的。你把生成的FIFO的ngc文件加入你工程的根目录试试?


恩恩,必须加进去的,就这个fifo我加到其他工程里可以用,但是现在这个工程就不行,而且换了好几个fifo了,都是用core generate生成的,但是还不行,感觉像是edk软件的问题,不知道怎么解决.

上一篇:求SCAN软件
下一篇:synopsys安装问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top