有谁知道跑formality的详细流程，project要这一步，望前辈赐教
时间：10-02
整理：3721RD
点击：
最近在做一个project，要跑formality，没有接触过。前辈能够提供详细的流程吗?有文档最好,新手在此先道谢了
不看UG是不行的，你没法debug
fm_shell -f fm.tcl
＃fm.tcl
set design_name my_design
set_svf -append $design_name.svf ; # it's an option
read_verilog -container r -libname WORK rtl_file_list
set_top r:/WORK/$design_name
read_verilog -container i -libname WORK gate_file_list
read_db target_link_library_list
set_top i:/WORK/$design_name
match
verify
谢谢你了，UG英文看起来有点吃力。例子比较小，应该不会有很大问题。谢谢你的tcl脚本
谢谢你了，UG英文看起来有点吃力。例子比较小，应该不会有很大问题。谢谢你的tcl脚本
路过，感谢！
西电校友哇