微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于系统总线加密的一个问题

关于系统总线加密的一个问题

时间:10-02 整理:3721RD 点击:
系统总线为32位,为了增强安全性,对32数据总线进行了加密(加密)处理
方法很简单就是将master端和slave端各与或一个32位随机数
因为随机数的产生速度和系统时钟一致,所以能够保证写入slave端和读入cpu端的数据都是明文数据
问题是,投片回来发现,这个“总线加扰”模块的功耗非常的大,而且因为在各个slave端都存在,插入了大量的buffer,造成芯片面积严重增大。
这里请教大牛,有没有什么方法可以对总线进行加密,同时功耗和面积不会有很大的影响。
注:为了增强存储的安全性,在存储器端我们又增加了需要key的加解密模块。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top