微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > unsigned to signed

unsigned to signed

时间:10-02 整理:3721RD 点击:
Warning:  ./src/XXX.v:99: unsigned to signed assignment occurs. (VER-318)
代码里有把无符号数赋给有符号数,DC综合时报warning,这个要改代码吗

问你设计人员。是否会影响。

无符号给符号没事把,符号给无符号就完蛋



   此话怎讲,综合之后仿真会有问题?

最好自己确认看有没有问题。工具提示而已,有没有问题设计的人要清楚

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top