verilog HDL是如何处理矩阵的？
时间：10-02
整理：3721RD
点击：
一个大的矩阵，比如二维图片，256x256大小，如果想以 行或列 为单位来处理，verilog（硬件）是怎样做的?纠结不短时间了，还是没弄明白?比如对行 列分别作循环移位、加减等?
没人回答，自己顶个！
好像用rom或ram可以，把地址做好处理，高几位和低几位分别代表行列，就可处理吧?！
应该是这样的，试试先！
用内部RAM啊，速度够快，操作还方便，小点的矩阵直接用寄存器。
同问。最近也在纠结这个问题
需要对算法进行分解设计并行电路，存储用内部的ram块或外部ddr2模拟。