微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FPGA设计51核I/O口复用问题

FPGA设计51核I/O口复用问题

时间:10-02 整理:3721RD 点击:
FPGA设计51核I/O口复用问题。网上有说将p0口赋高FF时,此时p0作输入端口,其它条件默认是输出端口,那p0都不能正常输出FF了啊?如果想设计p0口输入输出端口复用,必须要有一个控制信号吧(三态门的控制端),这个控制信号怎么来?51程序里没有配置输入还是输出啊,请高手们解释啊

三态肯定有控制信号的,51里面也一定有的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top