微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 问个关于DC综合三数相加的问题

问个关于DC综合三数相加的问题

时间:10-02 整理:3721RD 点击:
请问verilog中直接用a+b+c这种形式(a、b、c都是32位,三个数相加),dc会把电路综合成什么形式呢? 最快的是超前进位加法器吗?
我想用1级csa将a+b+c转换为d+e,再用超前进位加法器相加,请问这种结构是最快的吗? 代码怎么写呢? 还是说dc综合会自动综合成这种形式?

一般DC会根据你的约束频率自动选择合适的加法器。
如果可以在DC约束中指定某类型的加法器,我也想知道该怎么去约束。

直接写a+b+c 就好啦。DC会自动加一级CSA的(乘法器就是这么做的)。
DC的能力超乎想象。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top