为什么在设计电路时要避免产生latch？
时间：10-02
整理：3721RD
点击：
rtrt，，大家经常遇到避免产生latch的问题，到底为什么要避免呢?
DFT和STA会很麻烦。另外latch本质上还是异步电路，所以对毛剌很敏感，验证功能和时序会非常麻烦。如果面积和功能非常重要，可以很小心的用latch.
主要因为设计人员思想陈旧。
学习学习！
怎么说?
Latches must be avoided in synchronous designs. Latches infer feedback, cause difficulties in timing analysis, and in test insertion applications.
学习了
学习了
经常产生latch。因为有些数据就是不喜欢它经常变化