双向端口的综合约束问题

时间：10-02 整理：3721RD 点击：

设计中存在一个双向端口sda，现在假定它的输出负载为10pf，综合时该怎样添加这个约束呢?我是这样写的：
set_load 10 [get_ports sda]
我发现这样写的时候，综合出来结果显示net sda 的transition time特别大，达到好几十，很明显就不对，导致时序分析也不对。我想请教下这个约束该怎么设置。

我来站个位

上一篇：请问哪位大侠有ncverilog的cds.lib和vhl.var
下一篇：quartus生成ddr2 ip core无法生成 **phy.v文件

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器