关于Quartus13.0中AHB模块的使用

时间：10-02 整理：3721RD 点击：

各位大神，最近我在验证一个挂在AHB总线上的DDR2控制器的IP。正好Quartus13.0的Qsys中提供了AHB模块，于是就想把这个IP通过这个模块直接挂在NiosII上，但是官方文档上没有AHB模块的使用方法介绍啊，而且Qsys里边也不支持自动连线了，把这些个模块放进来不知道该怎么处理了。新手跪求指导啊！

上一篇：求助大神~~virtex 5 FPGA的Flash配置问题~
下一篇：求教一个看似简单的数学问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器