关于多个敏感信号的中断处理

fpga与PC通过PCIE相连，FPGA有16个算法芯片，算法芯片操作完成后要通知PC来取数据，准备用中断的方式来告知PC。是用1个中断+16位的寄存器的方式好还是用16个中断的方式，16个中断的方式可能速度会快，但相应的复杂一些。1个中断+寄存器的方式  中断的产生条件需要认真考虑。有没有哪位给出点建议?多谢

我觉得似乎你想复杂了。
16个中断“或”一下合成一个中断信号。中断状态regsiter直接由16个中断合成。
这样没有啥问题吧?

感觉逻辑这块不好处理，每个片子的完成时间不同，或 的话这样会不会时序很乱?

就看你要丢给软件处理还是硬件帮忙做了。
如果每个算法模块划分清晰的话，在软件部分将他们的逻辑组织起来也不难的；
我看不出输出16个中断有什么好处，中断资源是非常宝贵的资源。