Xilinx aurora8b/10板间传输

时间：10-02 整理：3721RD 点击：

最近做板间传输，A板采用A7序列FPGA，B板采用Z030序列FPGA，A板和B板之间采用aurora8B/10B IP核，duplex，2.5Gbps，Stream模式板间传输数据，发现channel_up不稳定。具体表现为：lane_up在跳变，1～2～3这样跳变，channel_up无法拉高。但是，多次复位A板和B板的IP核，有可能channel_up又能拉高。有人遇到过同样的问题吗?

上一篇：帮忙看一下，这个ip核可以用来生成bit吗？
下一篇：Virtex2Pro开发板外接时钟

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器