微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > D触发器用来消除毛刺可行吗?

D触发器用来消除毛刺可行吗?

时间:10-02 整理:3721RD 点击:
最近看到说用D触发器可以消除不必要的毛刺,可是鄙人有一个问题,如果时钟的上升沿(上升沿有效)正好采在毛刺上面,因为毛刺的时间很短,这样也就是说不满足setup time和hold time,那不就会导致亚稳态出现吗?各位看看能否帮小弟解决这个问题,谢谢了

D触发器可以消除不必要的毛刺是相对组合逻辑电路来说的
对于同步时序电路,满足建立时间和保持时间是必须的。

TTL的话感觉还是会受毛刺的干扰。CMOS的话就不一样了,CLK变化的时候,输入端的电压是由前一个被锁死的门靠电容记录的,所以毛刺影响基本不计。


你这个太专业了,都是模拟的东西了吧,厉害

用两级D触发器吧,最多出现误码。不会有亚稳态的问题

如果上升沿正好采样在毛刺上 ,且不满足setup 和holdup 那肯定会产生亚稳态。

    这个其实是正解!逻辑电路中的毛刺相对于D触发器而言是可以被滤掉的。但是如果是计数器或复位的毛刺,则是不可容忍的

7楼正解,像小编说的那种毛刺,属于同步时序里的毛刺话,用D触发器拍2级能消除亚稳态,但是数据采集存在误码率,对正确性要求不是特别高的可以考虑

这个问题其实是一个很深入的问题。的确,如果毛刺冲了触发器,那么触发器可能工作不正常。所以要有STA,分析数据是否在到达触发器前达到稳定,并保持一定的时间。即使多比特的信号通过了DFF,但由于互联线的延迟,到达终点时的时间也不一样。所以毛刺可以归为设计缺陷和固有两种,前者要增加冗余逻辑和时序单元来消除,后者要进行时序分析。对于时钟网络,毛刺是致命的,所以要格外小心。

各位大大,小弟曾看过一本书来讲去除毛刺,其中有一个方法就是加D触发器。小弟不才,做过一个500M的项目,但是通过这个项目,小弟深感到D触发器确实对消除貌似有作用,但是D触发器会拖慢运行速度的,而且当在高频下亚稳态也是很可怕的

信号通过D触发器构成的高频时钟就可以消除毛刺了,不过产生高频时钟也不是好东西,除非你用到

看来我的继续努力啊,,,,

一般用两级触发消除

很有帮助,谢谢分享



    使用两级触发器,可以消除亚稳态的传播,但是不能保证逻辑功能正确,我的理解正确么?



    正确。

是可以的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top