微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > verilog 缩位运算(缩位算子)的问题求教!

verilog 缩位运算(缩位算子)的问题求教!

时间:10-02 整理:3721RD 点击:

缩位运算的过程求教:""缩位或非运算""是按照如下过程吗?
-|a
=a[0](-|)a[1](-|)a[2](-|)a[3](-|)a[4]
=1(-|)z(-|)0(-|)x(-|)1
=0(-|)0(-|)x(-|)1
=1(-|)x(-|)1
=0(-|)1
=0
""缩位同或运算""是按照如下过程吗?
^~a
=a[0](^~)a[1](^~)a[2](^~)a[3](^~)a[4]
=1(^~)z(^~)0(^~)x(^~)1    //1(^~)z=z,对吗?
=z(^~)0(^~)x(^~)1
=z(^~)x(^~)1    //z(^~)x=x,对吗?
=x(^~)1
=x

自顶一个,求助


//1(^~)z=x,才对!参考相关文档。



3Q!
终于出现好人啦!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top