微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > formality做hierarchical验证

formality做hierarchical验证

时间:10-02 整理:3721RD 点击:
综合的时候采用的是bottom-up方式综合的,现在要对整个系统做形式验证,可以说是top-down的验证方式,该脚本里除了将各个子模块设置为black-box之外,还要怎么处理?每次验证都会出差,跪求大神给点指导,谢谢啦

定个啊,求高人指点迷津啊!


svf很重要。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top