微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 时钟芯片给FPGA供给差分100M时钟,但是signaltap捕捉不到该时钟?

时钟芯片给FPGA供给差分100M时钟,但是signaltap捕捉不到该时钟?

时间:10-02 整理:3721RD 点击:
用示波器测时钟芯片产生的时钟是有的,为什么FGPA捕捉不到。同样的板子,另外一块板子为什么就可以捕捉到?

你是怎么判断FPGA内有捕捉到呢?还还不如用时钟点个测试灯试下,或者计数

这个也试过了。用这对时钟是不行的,可是用别的单端时钟就可以是led频闪。

Altera:从程序中,与一般的单时钟输入完全相同,看不出时钟是否是差分输入,仅在约束文件中,指定管脚的电平类型时,选择lvds,而不是一般的lvttl.由于工程师的习惯,可以通过两种途径实现,一种是直接修改xx.qsf文件,一种是在GUI界面下直接对Pin 属性进行约束.两者的效果一致.
百度很强大的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top