微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 跨时钟域

跨时钟域

时间:10-02 整理:3721RD 点击:
如果两个时钟,频率不同,相位不同但是固定,这样的时钟算跨时钟域吗?

这个问题啊 你baidu去吧 。就问什么是跨时钟域就解决了 何必麻烦发帖呢

两个频率是倍数关系不,如果有固定的相位,只要约束好应该没啥问题



   是的。只要约束好应该没啥问题,如何才算约束好呢

一个master clock (create_clock),一个generate clock (create_generate_clock),属于一个时钟域,应该不算跨时钟域……

只要不在统一个时钟域 那就是跨时钟域

你这个不能叫跨时钟域,跨时钟域是指相位不确定。如果能保证有固定相位,那么就说明是同时钟源的。

相位固定时序工具就可以计算,就可以check timing

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top