微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > xilinx的DDS core可以设定幅度吗?

xilinx的DDS core可以设定幅度吗?

时间:10-02 整理:3721RD 点击:
xilinx的DDS core可以设定幅度吗?我没看到相关选项啊。可以设定吗?

你在外面乘个系数调整也一样的



    嗯。好像幅度是确定的。

幅度确定的,但是可以在输出端设置一个衰减值



   设置?这个是可调的吗?



    自己写个比例系数,用乘法器就可以额



   嗯。我就是想看看又没有更好的方法



   除非硬件上做了运放处理,

好像是不能设定幅度哦,不过你可以考虑输出后乘以一个可变系数不就可以实现了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top